A.如果CPU掛兩片DDR2顆粒時(shí)拓?fù)浣ㄗh采用對(duì)稱的T型結(jié)構(gòu)，分支端靠近信號(hào)的接收端
B.串聯(lián)電阻靠近驅(qū)動(dòng)端放置（5mm以內(nèi)），并聯(lián)電阻靠近接收端放置（5mm以內(nèi)）
C.布局布線要保證所有地址、控制信號(hào)拓?fù)浣Y(jié)構(gòu)的一致性及長度上的匹配
D.地址、控制、時(shí)鐘線（遠(yuǎn)端分支結(jié)構(gòu)）的等長范圍≤200mil

A.布線時(shí)，時(shí)鐘線與其它線的間距要保證3W間距以上
B.數(shù)據(jù)線、地址線、控制線的間距要保證3W以上的間距
C.數(shù)據(jù)線內(nèi)、地址線內(nèi)、控制線內(nèi)保證2W線寬的間距
D.如果兩個(gè)信號(hào)層相鄰，要使相鄰兩層的信號(hào)走線正交